EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

54069392

PUBLICATION DATE

04-06-79

APPLICATION DATE

14-11-77

APPLICATION NUMBER

52137057

APPLICANT: NEC CORP;

INVENTOR: SAKAMOTO MITSURU;

INT.CL.

H01L 27/04 H01L 29/78

TITLE

SEMICONDUCTOR INTEGRATED CIRCUIT

ABSTRACT :

PURPOSE: To shorten the rise time of an inverter by using a floating gate MOFET in the load side of the inverter when MOSFET is integrated in a semiconductor chip to constitute an inverter circuit.

CONSTITUTION: Thick SiO₂ or Si₃N₄ insulating film 102 is caused to adhere to the circumference part on P-type Si substrate 101, and an inverter driving-side MOSFET consisting of source and drain regions 103 and 104 and gate insulating film 105 is formed on the surface of substrate 101 surrounded by film 102, and electrodes are provided in these regions. After that, when a load-side drain region 104, and electrode 107 is made common. Next, drain region 110 and gate insulating film 112 are provided, and electrodes are fitted to them respectively and are covered with insulating film 14. Thus, the floating gate element is connected to the driving- side element, thereby constituting an inverter.

COPYRIGHT: (C)1979,JPO&Japio

ISDOCID: <JP

354069392A AJ >

BNS page 1

(9日本国特許庁(JP)

①特許出願公開

⑩公開特許公報 (A)

昭254—69392

Mnt. Cl.2 H 01 L 27/04 H 01 L 29/78 識別記号

砂日本分類 99(5) H 0 99(5) E 3

庁内整理番号 ②公開 昭和54年(1979)6月4日

7210-5F 6603-5F

発明の数 1 審查請求 未請求

(全 5 頁)

60半導体集積回路

20特

昭52-137057

昭52(1977)11月14日 22出

明 者 坂本充 四発

東京都港区芝五丁目33番1号 日本電気株式会社内

日本電気株式会社 勿出 願 人

東京都港区芝五丁目33番1号

弁理士 内原晋

1. 発明の名称 半導体集積回路

2. 特許請求の範囲

半導体チップ内に単08電界効果トランジスタ を集積してインパーメ回路を構成する半導体集積 回路にかいて、MOB電界効果トランジスタを使 用してなるインパータ回路の負荷側に浮遊ゲート MOB電界効果トランジスタを使用することを特 数とする半導体集體回路。

3. 発明の詳細な説明

本発明は半導体チップ内にMOB電界効果トラ ンジスタを果積してインパータ回路を構成する半 導体集積回路に関する。

¥08 電界効果トランジスタを用いる集積回路 に於いて彼 M O 8 電界効果トランジスタは、一般に、 そのチャンネル領域をエンハンスメント・モード、

ションモードで作動させる。それ故、 **飲 ¥ 0 8 電界効果トランジスタを用いるインパー** メは負荷倒トランジスタをエンハンスメントモー ドまたはディブレッションモードで 私勤何トラ ンパスタをエンハンスメントモードで作動させる かまたは負荷側にオーミックな抵抗を結褓するの が一般的である。これ等の各インパータに関し、 それぞれの特徴を述べるなら以下の如くになる、 即ち、負荷偶トランジスタをエンハンスメントモ ードで作動させるインパータでは回路構成に談負 荷偶トランジスタのゲート電極とドレイン電極を 結譲して使うのが一般的である。この場合、負荷 個トランジスタのソース個に出力されるインパー **メの最大電圧は電源電圧からしきい値電圧だけ差** し引いた値となる。次に、負荷貨トランジスタを デブレッションモードで作動させる場合、鉄 MOB 世界効果トランジスタのゲート電極はドレイン電 極またはソース電板と結線して用いられるが、後 者の方法がより一般的である。そして、との時の ソース個に出力されるインパータの最大電圧は電

-513-

1(

原電圧に等しくなる。最後にインパータの負荷側 にオーミック抵抗を入れる場合良好なインパータ の伝達特性曲線を得るためには非常に高抵抗の材 質を必要とする。このためにインパータの負荷側 にオーミック抵抗を入れる方式はM08 電界効果 トランジスタを使用する集積回路には余り採用さ れない。

以上に述べた如く、MOB電弊効果トランジス タを用いるインパータは大別して3種類となるが、 その中で、インバータの伝達特性曲線、データ出 力立ち上がり時間 等を考えた場合、負荷側にデ ィブレッションモードのHOB電昇効果トランジ スタを使用する方式が一番優れている。しかし、 取インパータでは、他の方式に較べ製造工程が増 える。又、放方式では、負荷伽のMOB電界効果 トランジスタのゲートとデータ出力部を結線して 使用するためにデータ出力部の容量に必然的に数 ゲート容量が付加される。とのため、先述したデ - タ出力の立ち上がり時間の短縮化は制限されて いる。又、上述したインパータの負荷側にMOB

特開昭54- 69392(2)

10

15

電界効果トランジスタを使用する方式は当負荷 餌 M O B トランジスタをエンハンスメントモード、 ディブレッションモードのいずれを使りにしても、 数 M O B 他非効果トランジスタのゲート部に電極 配服を施す必要がある。

本発明はかかる負荷領M08電界効果トランジ スタへのゲート配額を収り除き、ICの高条模化 を容易にすると共に負荷側MOB電界効果トラン ジスタモディブレッション型にした時みられる 出力機への負荷側ゲート容量の付加を取り除き、 インパータの立ち上り時間をより縮少化するもの。 である。又、インパータの負荷関トランジスタの 電流容量を決める要素を従来のものに較ペーつ増 やし、負荷倒トランジスタの製作及び使用の自由 度を上げるものである。

本発明は、半導体チップ内にHOB電昇効果ト ランジスタを集積してインパータ回路を構成する 半導体集横回路において、インパータの負荷側に 浮遊ゲートMO8電界効果トランジスタを使用す ることを特徴とする。

この時、当浮遊ゲートにはイオン注入等の技術 にて、前もって任意の電荷量を封入し、ゲートを 帯覧させる。

本発明を実施例で説明する。

以下の実施例の説明はエンハンスメント型リテ + ンオルMOB 軍界効果トランジスタの場合につ いて行うが、PチャンネルMOB産界効果トラン ジスタの場合も全く間様に実別できる。

第1図は本発明の1実施例の断面図である。 導電型がP型のシリコン基体101の表面部に 厚いシリコン酸化膜、又はシリコン塩化膜等の絶 験物質102を作る。これ等の必練物質102に 囲まれたシリコン条体表面部にインパータの脳動 側MOS電界効果トランジスタを作裂し、鮫トラ ンジスタのソース領域、ドレイン領域、ゲート船 縁媄、ソース電値、ドレイン電極ゲート電極をそ nen103, 104, 105, 106, 107, 108(108')とする。ここで、これ等の MOB電界効果トランジスタは公知の方法にて作 裂すればよい。また、ゲート電極108、108′

は、荷れもゲート電極であるが別様の材料を使う ものとする。例えば、108をアルミニウムで108′ を高機度不純物をドープしたポリシリコン金属で 作り108′ 部表面は例えばシリコン酸化痰等の 絶縁物質109で罷う。次に、インパータの負荷 個の M O B 電界効果トランジスタは、 胶トランジ スタのソース領域を先述した駆動側MOB 電界効 呆トランジズタのドレイン領域104と共盛にし、 ソース電価は鉄ドレイン電極に共通に107とす る。また、眩負荷側MOBトランジスタのドレイ ン領域、ドレイン電磁110、111とそれぞれ 形成し、ゲート絶縁膜112のゲート電値113 はこの場合、絶縁物質114でもって、外部と完 全に逃断する。とのようにして、103をソース、 104をドレイン、108をゲートする必動 (MICOS) 竜界効果トランジスタに、104をソース、110 をドレイン、113を浮遊グートとする浮遊ダー トMOB電界効果トランジスタが接続される。と の時、該ゲート は極113内にはイオン注入等の 技術により任意の電気量を注入し、帝電させてお

10 15

-514-

3NSDOCID: <JP 354069392A 1 > く。かくして、本発明のインパータは構成される。 次に本発明のインパータの動作方法について説 明する。

第2回は第1回のインパータの等面回路図である。

数インパータの回路構成は駆動側 M 0 8 電界効果トランツスタ 2 0 1 に入力電源 (▼ 1 n) 202 を接続し、数トランツスタのソース調を振地する。次に、負荷側 M 0 8 電界効果トランジスタ 2 0 3 の アンツス 個を駆動側 M 0 8 電界効果トランジスタのドレイン側に、又、ドレイン側を電源 (▼ 0 6) 204 に接続する。この時、負荷偏及び駆動側 M 0 8 電界効果トランジスタの基板は、任意の電圧 (▼aub) 2 0 5 に印加されているものとする。ここで、浮遊ゲート M 0 8 電界効果トランジスタのゲートには前もって(1)式

スタの実効テャンネル長、及びテャンネル総を示す。 この出力電位が振地電位の時の浮遊ゲートMOS電界効果トランジスタ203のゲート電位を(1) 式で示される電圧 V に予めテャージアップしておけば、次に入力電圧 V 1 を低レベルにし、駆物場トランジスタ201を0 P まだすれば、出力電圧 V 0 を返場すると共に、負荷調トランジスタ203の件表ゲートの電位も(5)式で以って返場する。 これは、浮墨ゲート M 0 8 電界効果トランジスタ

特開昭54- 69392(3)

10

15

10

位面録当りのゲート膜容量、▲はゲート面積、▼ は酸呼遊ゲート M O 8 電界効果トランジスタのソ ース側を接地した時のしきい値電圧 Vth以上の任 思の電圧である。ことでしきい値電圧 Vthは(2)式 で以って表わされる。

 $\nabla th = \nabla_{fB} + 2\phi_f + \sqrt{2} \underbrace{Eoi}_{\text{convol}} \underbrace{EogNoub(12\phi f) + [\nabla eub]}_{\text{co}}$(2)

ことだ、VFBはシリコンとゲート電極間のフラットパンド電圧、 ち はシリコンのフェルミレベル、 Esi、Eoは シリコンの比勝電率、真空の勝電率、 q、 Meubはそれぞれ、電気栄量、シリコン茶板の不純物機度、 Co はゲート熱線膜の単位面積当りの容量である。

本発明のインパータの収動網トランジスタのゲートに矩形パルスマ1 n が入った時、V1 n が高レベルで駆動機のトランジスタ201を0 M にすれば(Vo)206は低レベル即ち接地電位に下がる。この時の立ち下がり時間は一般に駆動網トランジスタ201の▼/Lを大きくとるため短い。ことで1、▼はそれぞれM 0 B 電界効果トランジ

型の負荷特性を示す。

第3回はインパータの伝達特性を制定する回路 図、第4回は本発明のインパータの伝達特性曲線 図である。

第4図に示す如く、インパータの伝達特性曲盤。 も欧ディブレッション型のインパータと同様となっ る。第3図に示した曲線は 🕬 を任意として示し た。但し、 $\beta R = \beta_I / \beta_L$ 、 $\beta_{I'}$ 、 $\beta_{L'} = \pi/L$ 、 ととで、 A、 T、 は負荷例又は彫動側のMOB電 **非効果トランジスタの実効チャンネル長及びテャ** ンネル長及びテャンネル艦を示す。一般に、当 タヒ 値が大きい桜、跛インパータの伝達特性曲線は急 唆なカーブを描き、雑音マージンは大きくなる。 また、本発男に於いては、(1)式で扱わされる浮却 ゲートへの併電量 Q を制御するととにより、 Ac-と等価の働きを行うことができる、即ち、放Q金 を下げることにより、 廴 を小さくしたと何じ盼 きを生ぜしめ、 魚:値を上げることが可能となる。 以上就明したように、本発明に於けるインパー タは負荷増単08電界効果トランジスタのゲート

-515--

OCID: <JP 354069392A 1 >

電極配線を取り絞ぎ、I 0 の条機度を向上させる と共に出力信号の立ち下がり時間の短縮を可能と すると共によた 個の制御をより広い範囲で容易に する。

上記実施例はエンハンスメント型のドチャンネルMOB型電界効果トランジスタの場合について 説明したが、PチャンネルMOB電界効果トラン ジスタの場合も全く同様であり、また、ディブレ ッション型の場合でも全く同様である。

4. 図面の簡単な説明

第1図は本発明の1実施例のインパータの所面図、第2図は第1図のインパータの等価回路図、第3図はインパータの伝達特性を創定する回路図、第4図は本発明のインパータの伝達特性曲線図である。


101……シリコン基体、102……厚い 絶縁 膜、103…… 威動 側 M O B 電界 効果トラン ジス タのソース 領域、104…… 枢動 側 M O B 電界 効 果トラン ジスタのドレイン 領域、105…… 駆動

特開昭54- 69392 (4)


個 M O 8 電界効果トランジスタのゲート域、
1 0 6 ……駆動倒 M O 8 電界効果トランジスタの
ソース電極、1 0 7 ……駆動倒 M O 8 電界効果ト
ランジスタのドレイン電極、1 0 8、1 0 8′ …
… 必動倒 M O 8 電界効果トランジスタのゲート電
を、1 0 9 …… 絶縁 版、1 1 0 …… 負荷個 M O 8
電界効果トランジスタのドレイン領域、1 1 1 …
… ドレイン電極、1 1 2 …… ゲート 版、1 1 3 …
… ゲート電極、1 1 4 …… 絶縁 版、2 0 1 …… 駆
動倒 M O 8 電界効果トランジスタ、2 0 2 …… 入
力電圧、2 0 3 …… 負荷個 浮遊ゲート M O 8 電界
効果トランジスタ、2 0 4 …… 電泳、2 0 5 ……
基板印加電圧、2 0 6 …… 出力電圧。

代理人 弁理士 内 原







第1团



第2区

特開昭54- 69392(5)





-517-